


材料の視点からみた Beyond 2nm以降の半導体デバイス開発

国立研究開発法人 物質・材料研究機構
外部連携部門
LSTC 半導体材料研究ラボ
知京豊裕



- 次世代半導体の市場：AIアクセラレータとエッジデバイス
- 半導体微細化のトレンドと課題
- 今後の研究開発の
- imecに見る体制の変遷と成長戦略
- 基礎・基盤研究と実デバイスの間にある“死の谷”：日本のMissing Zone
- 今後のトレンド：要素技術から実デバイスへの橋渡しをする設備の必要性
- まとめ

2030年代：エッジAI技術と低消費電力化が重要に

- ・省電力化によるデータステーションへの負担軽減
- ・「エッジデバイス」の高性能化。


現在：AIアクセラレータ

将来 ⇒ エッジAIチップ

⇒ニューロモーフィックデバイス

⇒ 量子デバイス


微細トランジスタ周辺技術 (imec)



2024~2028年
は材料開発が重要


2023年11月に公開されたimecのロジックデバイスのロードマップ。
2033年以降 “デバイスと材料の革新” が示されている。
また、構造は複雑な三次元構造となっていく。
(出所:ITF Japan 2023における発表資料、2023年11月)

配線技術のRoadmap (imec資料より)




現在のGAA-FET関連の材料開発 (ゲートスタックと配線材料)

現在の配線材料 : Cu
候補: Ru, NiAl ?



多値論理実現のための
しきい値電圧 (V_{th}) 制御用材料
(仕事関数制御)

メタルゲート ⇒
仕事関数制御金属層 ⇒
ゲート絶縁膜 (High-k) ⇒





HfO₂/SiO₂ Dipole制御

Atomic layer deposition (ALD) が
界面ダイポール制御と仕事関数制御層の作製に使われる。

今後重要になるGAA-FET、CFET関連の新材料開発と分析・計算科学

キャップ材料
(Graphen または Co)


新材料: 多元系材料
(低抵抗、高信頼性
バリア層不要)



スタック構造・特性評価
STEM, アトムプローブ, HAXPES

仕事関数制御層
(材料探索)

材料設計+分析・評価



Atomic layer deposition (ALD) の
原料ガス開発と成長過程の理解。

界面構造・特性評価・計算科学
STEM, XPS

新メタルゲート材料

新Higher-k材料

2Dナノシート開発
WS₂, WSe₂ など
酸化物材料



In₂O₃, InGaO_xなど

参考例：最先端分析機器による半導体材料の評価

ハイスループット多次元マルチスケール解析

先端計測装置

放射光走査型オペランド顕微XPS装置“3D nano-ESCA”



面内空間分解能 **70 nm**
(世界最高レベル)
で**マルチスケール**(mm-nm)に
動作中デバイス内部の電子
状態・化学状態分析が可能

ただし、1回の測定で得られるスペクトルは


$$100 \times 100 \times 10 \times 10 \times 100 = 10^8 \text{ 1億本!}$$

x y z t 外場
パラメータ

K. Horiba *et al.* Rev. Sci. Instrum. **82**, 113701(2011).
永村直佳 他, 表面科学 Vol.37, p.25 (2016).

実証事例

新材料SnSナノシートの成長メカニズム解析




単層SnSナノシート
PVD成膜について、
化学状態マッピングから成長過程を
明らかにした。

H. Kawamoto, N. Nagamura *et al.* Nanoscale **12**, 23274 (2020).

T. Matsumura, N. Nagamura *et al.* STAM Methods **3**, 2159753 (2023).

All 2D トンネルFETのキャリア分布解析



遷移金属ダイカルコ
ゲナイドナノシート
で構成されたFET構造
について、ヘテロ接
合間の局所キャリア
移動を明らかにした。




K. Nakamura, N. Nagamura *et al.* ACS Appl. Mat. Int. **12**, 51598 (2020).

T. Matsumura, N. Nagamura *et al.* in preparation

アトムプローブとSTEMの同一視野解析による 三次元解析 (Mgドーパントと水素の分布)



Mgイオン注入p型窒化ガリウムGaN
(Mgドーパント $\sim 1 \times 10^{19} \text{ cm}^{-3}$) の視覚化
(半導体中の水素)




将来の配線材料と周辺技術と新材料 -多くの要素を満たす材料が必要-




「より簡易に」上下両方向にインターコネクトし、信頼性を獲得するための**新材料・プロセス開発**：

- Advanced Packaging領域からFEOL領域までシームレス化しないとシステムとして機能しない
- 低コストで達成するためには「工業分野横断的な簡便さが必要」
- シーズ創製，基礎基盤研究の色合いが強い
- 熱の放出経路としての配線材料

その他（さらに長期的）：
FEOL領域（**デバイス構造**）への**展開**。ナノシートの積層に適した界面設計や、量子マテリアルとのインターコネクションなど



Bonding/debonding (temporary bonding)




Surface modification for barrier-less

CFET実現のために


未来のAIエッジアクセラレータ：高速化と低消費電力化

次世代の人工知能(AI)技術を拓く ハードウェア研究



(プログラム指向) \longrightarrow (ハードウェア指向)
ノイマン型コンピュータ

| | 古典ニューラルネット | 脳型コンピュータ | |
|------------------|--------------|--|--------------------------------------|
| 演算処理 | デジタル | デジタル型素子 | アナログ型素子 |
| 演算素子 | CMOS | CMOSベース | メモリスタ, ReRAM, 相変化メモリ, スピントロニクス, etc. |
| 消費電力 (相対比(例)) | 高 (100000) | 小 (10) | 極小 (1) |
| 問題記述 | プログラム | 結合強度 (オフチップ学習) | 結合強度、しきい値など (オンチップ学習) |
| 開発フェーズ | 商用チップ~システム開発 | 素子~システム開発 | 素子~チップ開発 |
| 原理イメージ | 論理回路 | ニューロン-シナプス模倣 ニューロンモデル w: 結合係数, f: 出力関数 | (アナログ素子例) |







原子スイッチ
(NIMS開発)

小型・低消費電力化

エッジコンピューティング
が可能

出典: NEDO 技術戦略研究センター作成(2018)

世界各国の階層型ニューラルネットワーク用のシナプス素子や神経細胞回路の進展状況

| 素子名 | 構造 | 機能発現の原理 | 材料 | 関連素子・回路の開発状況 |
|------------|--|---------------------|---------------------------------------|--|
| 相変化素子 |  | 相変化 (結晶化制御) | $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 等 | 2012年頃～: シナプス素子 (CEA-Leti, スタンフォード大など) 2015年頃～: ニューロチップ (IBM社など) |
| イオニクス素子 |  | イオン移動 (電気化学反応制御) | イオン伝導体 混合伝導体 | 2005年: 原子スイッチ (NIMS) 2008年: メムリスタ (HP社) 2010年頃～: シナプス素子 (HP社, NIMS, ミシガン大など) 2015年頃～: ニューロチップ (Panasonic社, 北京大, HP社など) |
| 強誘電体素子 |  | 自発分極変化 (ドメイン制御) | 強誘電体 | 2012年: メムリスタ (CNRS) 2017年頃～: シナプス素子 (CNRS, POSTECHなど) |
| スピントロニクス素子 |  | 磁気変化 (スピン制御) | 磁性体 | 2009年: メムリスタ (Seagate Tech.) 2017年: ニューロモルフィック素子 (パリ南大, AIST) 2021年: ニューロン・シナプス素子 (Gothenburg大, 東北大) 2022年: ニューラルネットワーク (Samsung社, Harvard大) |

- ・プログラムによる積和演算などの膨大な情報処理計算を軽減
- ・高性能・低消費電力型Society5.0・エッジコンピューティングの実現

* 日本に多くの研究成果がある。

imecにみる研究開発手法の変遷（ラボからFabへの橋渡し）



1984年



2010年



2020年

フランドル政府
ルーヴェン大学
ゲント大学との
パートナーシップにより、
非営利団体として設立された。
⇒ フランダース地方の
経済発展への貢献

企業との連携

CMOSプロセス開発
で注目される。

- EUV装置の導入
- 研究分野をナノテク
に拡大
- 世界の研究機関・
大学との連携

- 最先端クリーンルーム
- デジタル分野に進出
- 通信、ヘルス、センサー、エネルギー分野、
パワーエレクトロニクスなどへ事業を拡大

世界へ自ら宣伝活動
(日米欧が企画したINCへ参加)

世界から企業・大学が集まる体制


imecの現在：知識とノウハウが蓄積される体制

- 研究者とスタッフ IMECは90カ国以上から4,000人以上の研究者
この分野で世界最大級の独立研究センター
- 年間予算：具体的な数字は年によって異なるが、IMECの年間予算は数億ユーロ。
プロジェクト収入、パートナーシップ、政府からの資金で賄われている。
- 2016年、imecは主にデジタル技術に携わるフランダース地方の研究開発センターiMindsと合併。
スマート・ハードウェアとスマート・ソフトウェアの統合を目指す。



cadence®

電子設計自動化（EDA）の
ソフトウェア会社


半導体設計と製造技術の進歩に
向けて共同研究



KU ルーベン、デルフト工科大学など世界の大学と連携
多くの博士課程学生がimecで学ぶ人材育成の場。




材料のハイスループット開発
会社と提携



Purdue大学と連携（2023年）

半導体デバイス開発の “死の谷” を乗り越える。



参考：NIMSの微細加工施設

民間企業37社（68課題） 大学・国研28機関（53課題）が利用（FY2022）
優れたエンジニアたちがサポート＋小回りの利く設備

NIMS微細加工プロセス共用施設

原子層エッチング装置 UVオゾンクリーナー 水蒸気プラズマ洗浄装置

急速アニール装置 **リソグラフィプロセスエリア** EB描画装置

酸化膜エッチング装置 **熱処理プロセスエリア** マスクレス露光装置 レーザー描画装置

プラズマCVD装置 **加工プロセスエリア** 真空蒸着装置 スパッタ装置 FE-SEM ALD SPM

低ダメージエッチング装置 **プロセス評価エリア** 表面段差計

成膜プロセスエリア レーザー顕微鏡

次世代半導体素子開発に向けた材料探索・プロセス検討支援事例

SOI基板を用いたFin構造の作製

シリコン量子ビットの素子構造検討

シリコンナノ構造のプロセス開発


何が足りないのか？

参考：韓国National Nano Fab Center



@KAIST


クリーンルームのイメージ



- National Nano Fab Center (NNFC) 2006年に設立。
- 材料、デバイス、**システムの設計**、製造、評価を行うための最先端の設備と技術サービスを提供。
- クリーンルーム施設、ナノリソグラフィー、ナノイメージング、ナノ計測、ナノ加工技術。
- **産学官の連携の場**。
新しいアイデアや製品の商業化を支援。
- **教育と人材開発**。
専門知識と技術を持つ高度な研究者や技術者の育成を目指す。
- ワークショップ、セミナー、研修プログラムなど。


アカデミアと企業は何をすればいいのか

-半導体関連の開発を持続的に進める体制-





Missing Zoneを埋めるために

大学・国研の要素技術基盤研究



最先端共用装置群



産総研 SCR



企業

- ・要素技術の融合とデバイスPoCが実証できる設備
- ・産・学・国研がデバイス化に向けて連携できる場所
- ・人材育成の場
- ・優秀なスタッフ
- ・持続可能な体制

- AIアクセラレータなどAI関連の半導体デバイスが重要になる。
- 材料＋デバイス＋プロセス＋システム開発が同時に進む。
- 半導体プロセス開発開発には以下の機能をもつ新しい施設が必要
 - ・優れたエンジニアのサポート体制
 - ・自律化とデータ蓄積による効率化
 - ・設計もいれた産官学で新しい挑戦ができる機能