|
|
 |
||
|
Home > 政策・施策 > 審議会情報 > 科学技術・学術審議会 > 研究計画・評価分科会 > 情報科学技術委員会（第１７回） 配布資料 > 資料４−２ | |
２．ＨＰＣベンダーにおけるＨＰＣハードウェア開発の動向
| (１) | ベンダープレゼンテーション内容 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 将来の超高速計算機（２０１０年代前半頃・１ペタフロップス超を想定）に必要な要素技術の研究開発を中心に、ＨＰＣベンダーにてＨＰＣハードウェア開発の動向についてプレゼンテーションを実施。 特に、マルチスケール・マルチフィジックス※（超大規模・複雑）なシミュレーションを実現するスペックと、それを達成するためのハードウェア上のブレークスルーを明らかにすることに主眼を置いたプレゼンテーションを求めた。 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| (２) | プレゼンテーション実施者 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 第１回ＷＧでは、国内でＨＰＣ製品を開発しているベンダー３社（日立製作所、富士通、日本電気）がプレゼンテーションを実施した。 第２回ＷＧでは、海外ＨＰＣベンダーを代表して、Ｉｎｔｅｌがプレゼンテーションを実施した。 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| (３) | プレゼンテーション項目 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| (４) | プレゼンテーションの概要 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| ＜マルチスケール・マルチフィジックスなシミュレーションのイメージ図＞ | |||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| （注） | あくまでも事務局が作成した例示であり、各アプリケーション分野においての詳細な議論は、今後のＷＧにおいてそれぞれのスーパーコンピュータユーザ機関から説明を求めた上で、別途取りまとめることとする。 |
 |
半導体微細加工技術について | ||||||||||||||||||
| これまでのスーパーコンピュータの性能向上は、半導体微細加工技術の進歩に負うところが大であり、その法則性は「ムーアの法則」※として知られている。 | |||||||||||||||||||
|
|||||||||||||||||||
半導体業界がまとめた半導体技術ロードマップＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の最新版では、２０１０年時点のＬＳＩの製造技術として４５ プロセスの実現が予測されている。これに対して、今回プレゼンテーションを実施したＩｎｔｅｌでは、ＩＴＲＳを前倒しし、２００７年に４５ プロセス、２０１０年には３２プロセスの実現を目指すとしている。Ｉｎｔｅｌによれば、従来型の半導体微細加工技術のままではスーパーコンピュータの性能向上における寄与度が今後徐々に低下するものと予測している。今回、Ｉｎｔｅｌ（２０１０年３２ プロセス）及び国内ベンダー（２０１０年４５プロセス）のいずれの計画においても、将来の超高速計算機を開発する上で、次の項目 に挙げるとおり、ブレークスルーを要する技術課題が存在することが明らかとなった。 |
|||||||||||||||||||
 |
ブレークスルーが必要な要素技術について | ||||||||||||||||||
| 超高速計算機システムを実現するために、技術的なブレークスルーが必要で、特に重点的に研究開発が必要なハードウェアの要素技術について、以下のような項目が挙げられた。 |
|||||||||||||||||||
| なお、以下のハードウェア要素技術向上の効果を最大限に発揮するためには、ハードシステム全体のバランスを十分に考慮したアーキテクチャが重要であり、アプリケーション、アルゴリズム及びハードシステム相互間の相性の良さも不可欠である。 |
|||||||||||||||||||
| ＣＰＵの高速化 | |||||||||||||||||||
| 半導体微細加工技術が進むなか、リーク電流※により消費電力が増大し、結果としてＣＰＵの高速化が阻害されると予測されている。 | |||||||||||||||||||
|
|||||||||||||||||||
| この問題を解消するために必要なブレークスルーとして、消費電力を増加させないデバイス高速化手法の開発や、冷却能力の向上等が挙げられた。 また、数百ギガフロップスの単体ＣＰＵ性能を実現するためには、プロセッサに関するハイレベルなアーキテクチャの検討が必要との意見があった。 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、ＰＣ、デジタル家電等への適用が考えられている。 |
|||||||||||||||||||
| ＣＰＵ−メモリ間伝送速度の高速化 | |||||||||||||||||||
既存の電気伝送技術では、ＣＰＵ−メモリ間伝送速度は、多信号、数十 程度の伝送では５〜１０ギガｂｐｓ程度が高速化の限界であるとされている。この問題を解消するために必要なブレークスルーとして、光伝送技術の開発等が挙げられた。 この技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、ファイル装置、ＰＣ、デジタル家電、医療機器、車／航空機用機器等への適用が考えられている。 |
|||||||||||||||||||
| ノード間伝送速度の高速化 | |||||||||||||||||||
| 超高速計算機システムの実現には、多数のノードを接続する大規模並列システムが不可欠であり、システム全体の実行性能向上には、更なるノード間伝送速度の向上が必要であるとされている。 要求性能を実現するために必要なブレークスルーとして、光多重伝送技術の開発や高速スイッチ技術の開発等が挙げられた。 また、システムの高速化のためには、ＣＰＵ性能とノード間伝送速度のバランスが大事であるとの意見があった。 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、医療機器等への適用が考えられている。 |
|||||||||||||||||||
| 低消費電力化・冷却技術の向上 | |||||||||||||||||||
リーク電流による消費電力増大などにより、既存技術の延長では、１ＣＰＵあたり５００ 程度の高消費電力になるとされている。この問題を解消するために必要なブレークスルーとして、リーク電流を低減するための低消費電力化技術の開発等が挙げられた。 特にこの関連では、日本の独自性・優位性を打ち出しやすい設計・技術（例えば、ロジックインメモリ、不揮発性ロジック、動的再構成など）と連携させて開発を進めることも一案との意見があった。 また、ＣＰＵあたりの低消費電力化と共に、メモリの低消費電力化や、既存の空冷技術に代わる液冷を採用した小型冷却技術の開発が必要との意見があった。 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、ファイル装置、ＰＣ等への適用が考えられている。 |
|||||||||||||||||||
| 前のページへ |
| ページの先頭へ | 文部科学省ホームページのトップへ |
シグナル 以上
