

将来のHPCIシステムのあり方の調査研究

「高メモリバンド幅アプリケーションに適した
将来のHPCIシステムに関する調査研究」

小林 広明

東北大学

平成25年3月27日



東北大学




海洋研究開発機構






NEC

日本電気株式会社


社会的課題1：地震・津波・気象による災害の科学的な予測



社会的課題2:ものづくりにおける革新的設計




ターゲットアプリケーションとその計算要求



目的	アプリケーション	B/F	必要浮動小数点演算数($\times 10^{18}$)	総メモリサイズ	要求実行時間(H)
超高解像度 単独計算	RSGDX	4.50	230	1.5 PB	10
	Seism3D	2.14	160	9.6 PB	2
	MSSG	4.00	720	175 TB	6
	BCM	5.47	1	13.6 TB	0.5
高解像度 アンサンブル 計算	総合防災の連携 シミュレーション	2~5	100	4 PB	2~3
	数値タービン	2.33	140	163.5 TB	20

アプリケーションが求めるシステムを目指して

高メモリバンド幅を要するアプリケーションのためのアーキテクチャ検討




アプリ

システム

デバイス

システム構成



システム規模、メモリ性能、容量、ネットワーク構成
はアプリケーション評価と併せて検討

デバイス技術動向




■ 半導体加工技術のトレンド

■ 2018年に向けた製品開発

- 2016年の詳細設計、検証が必須
- 2016年は14nmの加工技術が主流に
 - Global Foundry 2014年、TSMCは2015年を目標に14nmプロセスのサービスを提供予定 (@IEDM2012)

10 – 16nmのプロセスを想定



A·STAR社の30インチウェア
25x40のインタポーザ@3DAsiP

■ 2.5D, 3D実装のトレンド

■ 3次元積層技術


- 積層型DRAM(HMC)は2013 -2014年に市場へ
- メモリ・ロジック積層は2018年頃に展開されることが予想

■ 2.5次元積層技術

- 2011年にVirtex7が出荷
- 2013年には2.5D実装のモジュールが発表予定
 - GPU with mem on Si Interposer
- 2014年には主要CADベンダーがEDAツールを提供開始予定
- 2018年には50mm×50mmのSiインタポーザが実現

■ 我が国においても、文科省、経産省の支援のもと、2.5D/3D技術の実用化研究が急ピッチで進んでいる

性能と電力要件を満たすには微細化とLSI積層を考慮したシステム設計が鍵



L. Cadix, "3DIC & 2.5D Interposer market trends and technological evolutions", 3DASIP (2012)

ノード間ネットワーク




	特徴	直径	リンク数	その他
Fat tree	汎用性・運用性重視	○	○	ケーブル遅延大
低次元Torus	コスト・拡張性重視	✗	○	–
高次元Torus		○	✗	–
Dragonfly	階層構成による疑似 High-radix NW	○	✗	–
FTT-Hybrid	Fat treeとTorusの 複合型	○	○	ケーブル遅延削 減・コスト低減可

ストレージシステム




- 分散・並列型ファイルシステムは必須(メタデータ, ファイルデータの両方を分散)
- SANストレージのみのフラット型, またはローカル領域とグローバル領域のSANストレージの階層型


■ フラット型



■ 階層型



システムソフトウェア



性能要求要件とFSシステムでの性能推定結果



アプリケーション	B/F	必要倍精度浮動小数点演算数 ($\times 10^{18}$)	要求実行時間	推定結果 *	推定CPU数 (Peak Pflop/s)
RSGDX		4.5	230	10時間	9.1時間 100,000 (100Pflop/s)
Seism3D		2.14	160	2時間	1.6時間 100,000 (100Pflop/s)
MSSG		4.00	720	6時間	20.9時間 102,400 (102Pflop/s)
BCM		5.47	1	0.5時間	0.38時間 65,536 (66Pflop/s)
数値タービン (20ケース同時実行)		2.33	140	20時間	17.1時間 56,260 (56Pflop/s)


* いずれも2B/F, VLSBあり

システム諸元(100PF構成見積)



ピーク演算性能	100PFlop/s	本体系筐体数	400(ノード)+300(NW)程度
総ノード数	25,000	総I/O帯域	10~30TB/s
総CPU数(コア数)	100,000 (400,000)	総ディスク容量	300PB~1EB
総メモリ帯域	100~200PB/s(1~2B/F)	システム設置面積	2,900m ² 程度
総メモリ容量	3.2~12.8PB	本体系消費電力	25~40MW程度

システム・レイアウト(イメージ)



耐故障性・信頼性

現在のHPCIシステム資源提供に用いられている大規模システムと同等以上の信頼性確保を目指す

HWモニタリングによる
障害回避機構

HWによるデータ保護、
エラー救済機構

HW/SW連携による
障害極小化機構

開発計画



(年度)

