シリコンナノエレクトロニクスの新展開－ポストスケーリングテクノロジー－
平成18年度～平成21年度
財満 鎭明（名古屋大学・大学院工学研究科・教授）
シリコン超々大規模集積回路(ULSI)は、「スケーリング(比例縮小)則」を設計指針として、その基本回路構成要素であるMOSトランジスタの微細化により高性能化と高集積化を同時に達成してきた。しかし、デバイスに用いられている材料の物性的限界や、様々な揺らぎ・ばらつきの顕在化による精度や性能の限界、集積度の増加による発熱量や消費電力の限界などによって、微細加工の限界以前に高集積化や高性能化が困難になることが予想されている。本研究の目的は、次世代シリコンナノエレクトロニクスの実現を目指して、スケーリングとは異なった新しい指導原理を導入し、ナノスケール相補型MOSデバイス(Nano-CMOS)の高性能化・高機能化・極限集積化を達成するための基礎科学と基盤技術(ポストスケーリングテクノロジー)を構築することである。
本研究では、「Nano-CMOSの高性能・新機能化」と「ナノデバイスインテグリティの確立」を二本の柱として研究開発を行った。具体的には、（1）従来のシリコンCMOS材料の限界を超えた高性能化・新機能化を実現するための新規材料物性／材料機能に関する研究開発、（2）ナノスケールでの構造化や揺らぎを制御するためのナノプロセス技術の開発、（3）ナノスケールデバイスで本質的となる揺らぎの物理的・技術的要因の解明とその制御、さらに（4）それらを総合的に取り入れて機能ゲート・機能チャネルとしての実証を行ない、次世代ナノエレクトロニクス実現のための基礎を確立する。
Nano-CMOSの高性能化という観点から、GeやC系のNon-Si高移動度チャネルに関する研究開発とデバイス特性の実証を行った。特に、本研究によって、GeO2/Ge界面がSiO2/Si界面にも匹敵する低い界面準位密度を本質的に有することが明らかになり、Si系を越えるMOS反転層移動度が得られることが実証された。Ge系チャネルでは、歪を利用した高移動度化によってスケーリングを越える性能向上を果たせることを予見し、歪を印可するためのGeSnバッファ層や局所歪印加技術の提案など、次世代ナノエレクトロニクスの方向性を決めるための鍵となる研究成果が得られた。
Nano-CMOSの高機能化、新機能化を目指して、ナノ構造特有の物性や電荷以外の状態変数のCMOSとの融合に関する研究開発を行った。この点については、世界で初めてのIV族系半導体へのスピン注入の実現、高密度量子ドットゲート構造の作製と多値メモリ動作および光スイッチング機能の実証、多重ドット系における単電子輸送過程の解明、マルチフェロイック特性の室温動作など、新材料導入やナノ構造化によるNano-CMOSの高機能化が現実的に可能であることを示した。
ナノスケールデバイスの信頼性や動作限界を決める揺らぎ／ばらつきに関する研究を推し進め、微細チャネル領域の電気伝導、界面揺らぎと雑音、デバイス特性ばらつきなどについてその本質的問題の解明を行い、揺らぎ／ばらつきがナノデバイスに与えるインパクトとその制御の重要性を明らかにした。
A (研究領域の設定目的に照らして、十分な成果があった)
本研究領域は、次世代シリコンナノエレクトロニクスの実現を目指し、現時点における産業界での技術開発指針となっているスケーリング則とは異なったポストスケーリングテクノロジー技術を構築しようとするものであった。本研究領域においては、特にナノスケール相補型MOSデバイスの高性能化・高機能化技術の構築と、ナノデバイスにおける揺らぎ特性の評価手法の開発において多くの成果をあげており、研究目標は十分に達成されていると判断される。研究成果のシリコンテクノロジー分野への学問的貢献も大きい。さらに、ゲルマニウム系MOS構造に関する研究等、実用的に価値の高い成果も多数出されている。本研究領域の成果として若手の受賞も多く、若手育成に対しても大いに貢献している。論文等も十分に公表されており、研究業績もあがっていると評価される。以上、本研究領域の成果として得られた個々のシーズは素晴らしい成果が多く、今後はこれらを統合することによって、ポストスケーリングの新しい潮流を形成し、これからの情報化社会の基盤システムを構築していくことが期待される。
研究振興局学術研究助成課
-- 登録：平成23年01月 --