ここからサイトの主なメニューです

2.HPCハードウェア開発の動向

(1)検討概要
 将来の超高速計算機(2010年代前半頃・1ペタフロップス超を想定)に必要な要素技術の研究開発を中心に、HPC(High Performance Computing)ベンダーからのHPCハードウェア開発の動向についてプレゼンテーションを実施した。
 特に、マルチスケール・マルチフィジックス注釈(超大規模・複雑)なシミュレーションを実現するスペックと、それを達成するためのハードウェア上のブレークスルーを明らかにすることに主眼を置いたプレゼンテーションを求めた。

注釈 ペタフロップス :1秒間に1,000兆回の計算ができる事を示す
  マルチスケール :ミクロからマクロまで異なるスケール
  マルチフィジックス :異なる物理現象・状態

 第1回WGでは、国内でHPC製品を開発しているベンダー3社(日立製作所、富士通、日本電気)が、第2回WGでは、海外HPCベンダーを代表して、Intelがプレゼンテーションを実施した。



(2)将来の超高速計算機システムについて
 1ペタフロップス超の実効性能実現のために想定されるシステムは、数ギガフロップスのCPUが数百万個で構成されるシステムから、数10〜数100ギガフロップスのCPUが数万〜数十万個で構成されるシステム、更には、数テラフロップスのCPUが数千個で構成されるシステムまで、幅広いシステム構成が考えられている。
 この中で、各社共通のターゲットシステムとしては、以下のような構成が挙げられた。

・単体CPU性能(総CPU数) :数10ギガフロップス(数十万個)〜数100ギガフロップス(数万個)
・総メモリ容量 :数100テラバイト
・CPU−メモリ間伝送速度 :10〜20ギガビット・パー・セコンド毎シグナル 以上
・ノード間伝送速度 :20〜40ギガビット・パー・セコンド毎シグナル 以上
・消費電力 :CPUあたり200ワット以下

 また、計算機のアーキテクチャとしては、ターゲットとするアプリケーションを見極めた上で、これに適したアーキテクチャを検討すべきである。

注釈 テラフロップス :1秒間に1兆回の計算ができる事を示す
  ギガフロップス :1秒間に10億回の計算ができる事を示す
  ギガビット・パー・セコンド :1秒間に10億bitのデータ転送ができる事を示す


(3)半導体微細加工技術について
 これまでのスーパーコンピュータの性能向上は、半導体微細加工技術の進歩に負うところが大であり、その法則性は「ムーアの法則」注釈として知られている。

注釈 ムーアの法則 :米Intelの設立者の一人であるゴードン・ムーア(Gordon E. Moore)が経験則として提唱した、「半導体の集積密度は18ヶ月で倍増する」という法則。これから転じて、「CPUの性能は18カ月で2倍になる」とも言われる。

 半導体業界がまとめた半導体技術ロードマップITRS(International Technology Roadmap for Semiconductors)の最新版では、2010年時点のLSIの製造技術として45ナノメートルプロセス(回路線幅45ナノメートル)の実現が予測されている。
 これに対して、今回プレゼンテーションを実施したIntelでは、ITRSを前倒しし、2007年に45ナノメートルプロセス、2010年には32ナノメートルプロセスの実現を目指すとしている。
 Intelによれば、従来型の半導体微細加工技術のままではスーパーコンピュータの性能向上における寄与度が今後徐々に低下するものと予測している。今回、Intel(2010年32ナノメートルプロセス)及び国内ベンダー(2010年45ナノメートルプロセス)のいずれの計画においても、将来の超高速計算機を開発する上で、次の項目(4)に挙げるとおり、ブレークスルーを要する技術課題が存在することが明らかとなった。



(4)ブレークスルーが必要な要素技術について
 超高速計算機システムを実現するために、技術的なブレークスルーが必要で、特に重点的に研究開発が必要なハードウェアの要素技術について、以下のような項目が挙げられた。

 なお、以下のハードウェア要素技術向上の効果を最大限に発揮するためには、ハードウェアシステム全体のバランスを十分に考慮したアーキテクチャが重要であり、アプリケーション、アルゴリズム及びハードウェアシステム相互間の相性の良さも不可欠である。

CPUの高速化
 半導体微細加工技術が進むなか、リーク電流注釈により消費電力が増大し、結果としてCPUの高速化が阻害されると予測されている。

注釈 リーク電流 :半導体が動作していない場合でも不要に流れてしまう電流。
半導体の微細化が進むほど、大きくなる傾向にある。

 この問題を解消するために必要なブレークスルーとして、消費電力を増加させないデバイス高速化手法の開発や、冷却能力の向上等が挙げられた。
 また、数百ギガフロップスの単体CPU性能を実現するためには、プロセッサに関するハイレベルなアーキテクチャの検討が必要である。
 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、PC、デジタル家電等への適用が考えられている。

CPU−メモリ間伝送速度の高速化
 既存の電気伝送技術では、CPU−メモリ間伝送速度は、多信号、数十cm程度の伝送では5〜10ギガビット・パー・セコンド程度が高速化の限界であるとされている。
 この問題を解消するために必要なブレークスルーとして、光伝送技術の開発等が挙げられた。
 この技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、ファイル装置、PC、デジタル家電、医療機器、自動車/航空機用機器等への適用が考えられている。

ノード間伝送速度の高速化
 超高速計算機システムの実現には、多数のノードを接続する大規模並列システムが不可欠であり、システム全体の実効性能向上には、更なるノード間伝送速度の向上が必要であるとされている。
 要求性能を実現するために必要なブレークスルーとして、光多重伝送技術の開発や高速スイッチ技術の開発等が挙げられた。
 また、システムの高速化のためには、CPU性能とノード間伝送速度のバランスが大事であるとの意見があった。
 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、医療機器等への適用が考えられている。

低消費電力化・冷却技術の向上
 リーク電流による消費電力増大などにより、既存技術の延長では、1CPUあたり500ワット程度の高消費電力になるとされている。
 この問題を解消するために必要なブレークスルーとして、リーク電流を低減するための低消費電力化技術の開発等が挙げられた。
 特にこの関連では、日本の独自性・優位性を打ち出しやすい設計・技術(例えば、ロジックインメモリ注釈、不揮発性ロジック注釈、動的再構成注釈など)と連携させて開発を進めることも 一案としてはある。
 また、CPUあたりの低消費電力化と共に、メモリの低消費電力化や、既存の空冷技術に代わる液冷を採用した小型冷却技術の開発が必要である。
 これらの技術の波及効果として、高性能サーバ、ネットワーク機器、画像処理システム、ファイル装置、PC等への適用が考えられている。
注釈 ロジックインメモリ :演算機能や論理機能をメモリ内に分散させることで,データ転送ボトルネックを解消するVLSIアーキテクチャの一つ
  不揮発性ロジック :不揮発性メモリ機能と演算機能をコンパクトに一体化し,ロジックインメモリ構造を実現する技術。電源off状態でも回路の状態が保持されるため,低消費電力化に有用
  動的再構成 :論理回路の構成をオンラインで変更できる仕組みを持った計算機アーキテクチャの一つ


前のページへ 次のページへ


ページの先頭へ   文部科学省ホームページのトップへ