3．低コスト・ユビキタスチップの研究

（事後評価）

（実施期間：平成17～19年度）

代表機関：東北大学（代表者：伊藤 隆司）
共同研究機関：株式会社富士通研究所

課題の概要

　RFID（無線ICタグ）の最大の課題であるコストブレークスルーを目指し、薄膜トランジスタ（TFT）と新構造不揮発メモリをコアデバイスとするアンテナ一体型の演算および記憶機能を有するユビキタスチップ（U-チップ）を開発することを目的とした。リコンフィギュアプロセッサやニューロンMOS研究で実績のある東北大学が高性能TFTや不揮発メモリの開発、RF要素回路設計、U-チップの試作評価、全体統括を行う。さらに、山形大学が薄膜材料の解析・評価を、RFIDの量産実績が豊富な富士通がチップアーキテクチャ・アプリケーション開発を担当する。以上の計画の下、低コストU-チップの試作評価を経て、ユビキタスネットワークの普及・実用化に繋げることを目指した。

（1） 総合評価（所期の計画以下の取組であるが、一部で当初計画と同等又はそれ以上の取組もみられる）

　RFIDの重要な要素であるシリコンTFTとTFT型不揮発性メモリの開発、さらにこれらを用いたアンテナ一体型U-チップの要素回路の開発には成功した。チップ開発としてのインテグレーション、U-チップのプロトタイプ作製までできたことは評価できる。しかし、実用化の観点では、まだアンテナ一体化に到達していないこと、U-チップの動作確認に至っていないこと、経済性の観点から重要な工程であるレーザー結晶化において本課題のコンセプトである低コスト化の目処がついていないなど課題が残されている。一部で当初の計画を達成しているが、全体的には、所期の計画以下の取り組みと言える。

<総合評価：C>

（2）個別評価

1．目標達成度

　低コスト化への一つの鍵はガラス基板の使用であるが、本研究におけるレーザー結晶化では石英ガラスを用いており、低コスト化が期待できるとは言い難い。また要素回路はバルクのSi基板で評価されており、TFTでの動作検証としては未完と言える。U-チップについても、アンテナなどは一体化されておらず、またn型のTFTのみの構成となっており、所期の目標には届いていない。

2．研究成果

　レーザー結晶成長、TFTデバイス、プロセスおよびTFT用電源回路や内部クロック生成回路、ガラス基板上アンテナ一体設計などの要素回路の各技術は、他の材料や3次元デバイスにも応用可能である。これらを統合してプロトタイプ試作にこぎつけた成果は評価でき、所期の計画と同等と言える。ただ、デバイスとしての製品信頼性の検証、低コスト化への道筋が明らかではない。

3．研究計画・実施体制

　企業との連携に関して、SOI基板やTFT技術を持つ大学と、バルクSiを用いるRFID技術に実績を持つ企業とが手を組んだ形で具体化されたことは評価できる。しかし、テーマ推進に当たって、企業側の関与は実用化されたアーキテクチャーの指導のみであり、積極的な共同推進が行われたとは言い難い。TFTデバイスが動作せず、企業側からの情報を元に設計されたアーキテクチャーの妥当性が検証されなかったことから、研究計画･実施体制に改善の余地があった。

（3）評価結果