2．強誘電体メモリ用高信頼性界面に関する研究

（事後評価）

（実施期間：平成17〜19年度）

代表機関：東京工業大学（代表者：石原 宏）
共同研究機関：株式会社富士通研究所

課題の概要

　強誘電体メモリ（FeRAM）においてデータを長期間安定に保持するためには、強誘電体と導電性電極材料あるいは絶縁性バッファ層材料との界面を安定に制御する必要がある。本研究は、強誘電体膜と絶縁膜・導電膜との界面に関する諸問題を、大学と企業との共同チームにより解決し、高集積・高信頼性の強誘電体メモリを実現することを目的とした。

（1）総合評価（所期の計画と同等の取組が行われている）

　FeRAMの信頼性に向けて分極疲労耐性の向上など、基礎的要素の強い研究ではあるが、レベルの高い世界的水準の研究成果が得られている。また、PZT（Pb（Zr,Ti）O3）、SBT（SrBi2Ta2O9）に偏っていた本デバイスに、BFO（BiFeO3）という新しい材料の選択肢を広げた事は、高く評価できる。しかしながら、FeRAMアレイの動作確認に至っていない事や、信頼性評価にも解決すべき課題が多く、実用化には更なる研究の継続が必要である。また、企業との共同研究においても、企業の関与が基盤技術にとどまっており、実用化に向けて確固とした体制が望まれる。

<総合評価：B>

（2）個別評価

1．目標達成度

　BFOという新しい材料による1T-1C型（1トランジスタ-1キャパシタ）、絶縁性バッファ層挿入による1T型のFeRAMで材料選択を行い、予定通りのデバイス特性実現に成功しており、一部未達も有るが、ほぼ本研究の目標に達している。

2．研究成果

　残留分極が大きく、リーク電流の少ない新材料の開発において、BFOへのMn、Smの添加により、良好なヒステリシス特性が得られ、優秀な成果を上げている。さらに、キャパシタ型のメモリでは強誘電体膜と導電膜との界面の安定化を目的としてPZT膜とPt電極との間にSrRuO3を挿入して動作電圧の上昇を抑えることに成功した。トランジスタ型のメモリでは強誘電体膜と高誘電率絶縁膜の界面安定化において、Si基盤とSBT膜の間へのHfSiONまたはSrTiO3の挿入により書き込み電圧を低減させることに成功している。これらは材料科学的に意義のある成果である。以上の事より、本研究においては所期の計画以上の成果が得られていると評価される。

3．研究計画・実施体制

　基礎的知見を、今後のデバイス開発に活用したいとの企業の見解は妥当である。また、企業の基本素材が潤沢に供給される実施体制は、安定した研究の進展に非常に貢献したと評価できる。しかしながら、企業側の積極的関与の姿勢が十分に見えず、実用化に向けたより緊密な取組が必要であったと判断される。以上の点から研究計画・実施体制は、やや不適切であったと評価される。

（3）評価結果